Catatan aplikasi ini membahas tegangan rusaknya, di-perlawanan, transkonduktansi, ambang batas tegangan, tegangan maju dioda, disipasi daya, karakteristik dinamis, gerbang pengisian dan dV / dt kemampuan daya MOSFET.
Diskrit daya MOSFET pemrosesan semikonduktor menggunakan teknik yang mirip dengan sirkuit VLSI hari ini, meskipun perangkat geometri, tingkat tegangan dan arus sangat berbeda dari desain yang digunakan dalam perangkat VLSI. Semikonduktor oksida logam transistor efek medan (MOSFET) didasarkan pada lapangan asli transistor efek diperkenalkan pada tahun 70-an. Gambar 1 menunjukkan skema perangkat, mentransfer perangkat karakteristik dan simbol untuk MOSFET. Penemuan MOSFET daya sebagian didorong oleh keterbatasan daya bipolar junction transistor (BJTs) yang, sampai baru-baru ini, adalah perangkat pilihan dalam aplikasi elektronika daya.
Meskipun tidak mungkin untuk menentukan secara mutlak batas-batas operasi dari perangkat daya, kita akan secara longgar mengacu kepada perangkat daya sebagai salah satu perangkat yang dapat beralih setidaknya 1A. Transistor daya bipolar adalah perangkat dikendalikan saat ini. Drive basis besar arus setinggi seperlima dari arus kolektor diperlukan untuk menjaga perangkat dalam keadaan ON.
Juga, sebaliknya lebih tinggi dasar arus drive yang diperlukan untuk memperoleh cepat mematikan. Walaupun keadaan sangat maju manufacturability dan biaya yang lebih rendah BJTs, keterbatasan ini telah membuat basis drive circuit design lebih rumit dan karena itu lebih mahal daripada daya MOSFET.
Pembatasan BJT lain adalah bahwa kedua elektron dan lubang berkontribusi konduksi. Kehadiran lubang dengan pembawa seumur hidup mereka yang lebih tinggi menyebabkan kecepatan beralih menjadi beberapa kali lipat lebih lambat dibandingkan MOSFET daya dengan ukuran hampir sama dan tegangan rating. Juga, BJTs menderita termal pelarian. Drop tegangan maju mereka berkurang dengan meningkatnya suhu menyebabkan pengalihan arus ke sebuah perangkat tunggal ketika beberapa perangkat paralel. Daya MOSFET, di sisi lain, adalah perangkat pembawa mayoritas tanpa injeksi pembawa minoritas. Mereka unggul dengan BJTs aplikasi frekuensi tinggi di mana kekuasaan beralih kerugian adalah penting. Plus, mereka bisa bertahan secara simultan penerapan arus dan tegangan tinggi tanpa mengalami kegagalan destruktif akibat kerusakan kedua. Daya MOSFET juga dapat sejajar dengan mudah karena jatuh tegangan maju meningkat dengan meningkatnya suhu, menjamin pemerataan saat ini di antara semua komponen.
Namun, pada tegangan breakdown tinggi (> 200V) yang di negara-drop tegangan kekuatan MOSFET menjadi lebih tinggi dari ukuran yang sama perangkat bipolar dengan rating tegangan serupa. Hal ini lebih menarik untuk menggunakan kekuasaan bipolar transistor dengan mengorbankan performa buruk frekuensi tinggi. Gambar 2 menunjukkan tegangan arus sekarang keterbatasan daya MOSFET dan BJTs. Seiring waktu, bahan-bahan baru, struktur dan teknik pengolahan diperkirakan akan menaikkan batas.
Gambar 3 menunjukkan diagram skematik dan Gambar 4 menunjukkan asal fisik komponen parasitik di n-channel daya MOSFET. JFET parasitik muncul di antara dua implan tubuh membatasi arus ketika penipisan lebar dari dua tubuh yang berdekatan dioda memperluas ke wilayah drift dengan peningkatan tegangan drain. Parasitik BJT dapat membuat perangkat rentan terhadap perangkat yang tidak diinginkan dihidupkan dan kerusakan dini. Dasar perlawanan RB harus diminimalkan melalui desain berhati-hati doping dan jarak di bawah wilayah sumber. Ada beberapa kapasitansi parasitik yang terkait dengan daya MOSFET seperti ditunjukkan pada Gambar 3.
Cgs adalah kapasitansi akibat tumpang tindih dari sumber dan saluran daerah oleh gerbang polysilicon dan tidak bergantung pada tegangan yang diberikan. CGD terdiri dari dua bagian, yang pertama adalah kapasitansi terkait dengan tumpang tindih dari gerbang polysilicon dan silikon di bawah di wilayah JFET. Bagian kedua adalah kapasitansi yang terkait dengan daerah penipisan langsung di bawah gerbang. CGD adalah fungsi nonlinear tegangan. Akhirnya, CDS, kapasitansi berhubungan dengan tubuh-drift dioda, berbanding terbalik dengan akar kuadrat dari drain-sumber bias. Saat ini ada dua desain daya MOSFET, biasanya disebut sebagai planar dan desain parit. Planar desain yang telah diperkenalkan dalam skema pada Gambar 3. Dua variasi daya parit MOSFET ditunjukkan Gambar 5. Teknologi parit memiliki keuntungan dari kepadatan sel yang lebih tinggi tapi lebih sulit untuk memproduksi daripada perangkat planar.
